(19) 日本国特許厅(JP)

(12)公開特許公報(A)

(11)特許出願公開番号

特開2005-331869A) (P2005-331869A)

(43) 公開日 平成17年12月2日(2005.12.2)

(61) 1 (1) 7	Fi	テーマコード (参考)
(51) Int. C1. 7		
GO2B 5/18	GO2B	5/18 2HO49
GO3F 7/20	GO3F	7/20 501 2HO97
G11B 7/135	G11B	7/135 A 5D789
G11B 7/22	G11B	7/22 5FO46
HO1L 21/027	HO1L	21/30 5 7 3
		審査開求 未請求 請求項の数 2 OL (全 12 頁)
(21) 出題番号	特顏2004-152231 (P2004-152231)	(71) 出願人 000004329
(22) 出題日	平成16年5月21日 (2004.5.21)	日本ピクター株式会社
(,,,,,,,,,,		神奈川県横浜市神奈川区守屋町3丁目12
		番地
•		(74)代理人 100090125
		弁理士 浅井 章弘
	·	
		(72)発明者 横地 良也
		神奈川県横浜市神奈川区守屋町3丁目12
		番地 日本ピクター株式会社内
		Fターム(参考) 2HO49 AA33 AA37 AA48 AA57 AA59
·		AA63
	•	2H097 AA12 AA16 FA09 LA15 LA17
		5D789 AA38 AA43 JA03 JA13 JA22
		JA46 NA05
		5F046 AA20 AA26 NA08 NA09 NA14
		NA17


### (54) 【発明の名称】回折光学格子の形成方法

# (57)【要約】

【課題】 基板をエッチングして階段状回折構造を形成する際に、形状の劣化を少なくして回折効率の高い回折光学格子の形成方法を提供する。

【解決手段】 基板S上に階段部を備えた回折光学格子の形成方法において、基板表面から最も深いステップとなる溝を形成する第1工程と、溝に埋め込み層34を形成する第2工程と、階段部の最上部のステップとなる基板表面の一部から埋め込み層の一部に跨がる第1フォトレジストパターン6Wを形成する第3工程と、エッチングレートが埋め込み層よりも基板の方が大きいエッチングガスを用いたドライエッチングを行って第1凹部38を形成する第4工程と、第1フォトレジストパターンを除去後、第1凹部の一部から埋め込み層の一部に跨がる第2フォトレジストパターン6Xを形成する第5工程と、ドライエッチングを行って第1凹部中に第2凹部44を形成する第6工程と、第5工程から第6工程と同様な工程を繰り返して多段のステップを形成する第7工程と、埋め込み層を除去する第8工程とからなる。

【選択図】 図1



### 【特許請求の範囲】

### 【請求項1】

基板上に多段のステップを有する階段部が複数個所定のピッチで形成されている回折光 学格子の形成方法において、

前記複数の階段部のうち、前記基板表面から最も深いステップとなる所定幅の滞を形成 する第1工程と、

前記溝に、前記基板表面と面一となるように埋め込み層を形成する第2工程と、

前記階段部の最上部のステップとなる前記基板表面の一部から前記埋め込み層の一部に 跨がる第1フォトレジストパターンを形成する第3工程と、

エッチングレートが前記埋め込み層よりも前記基板の方が大きいエッチングガスを用いたドライエッチングを行って、前記第1フォトレジストパターンで覆われた以外の前記基板をエッチングして第1凹部を形成する第4工程と、

前記第1フォトレジストパターンを除去後、前記第1凹部の一部から前記埋め込み層の 一部に跨がる第2フォトレジストパターンを形成する第5工程と、

前記エッチングガスを用いてドライエッチングを行って、前記第2フォトレジストパターンで覆われた以外の前記基板をエッチングして第1凹部中に第2凹部を形成する第6工程と、

前記第2フォトレジストパターンを除去した後、前記第5工程から前記第6工程と同様な工程を繰り返して前記多段のステップを形成する第7工程と、

前記埋め込み層を除去する第8工程と、

からなることを特徴とする回折光学格子の形成方法。

#### 【請求項2】

前記基板の材料は、Siであり、前記埋め込み層の材料は、SiO<sub>2</sub> であることを特<sub>2</sub> 徴とする請求項1記載の回折光学格子の形成方法。

### 【発明の詳細な説明】

# 【技術分野】

### [0001]

本発明は、光記録媒体、光通信等に使用される階段状回折構造の回折光学格子を半導体微細加工技術を利用して形成する方法に関する。

#### 【背景技術】

### [0002]

最近、階段状回折構造を有する回折光学格子は、非球面レンズと組み合わせて、低収差の光学格子が実現できることなどから、小型高性能が要求される光ディスク用のピックアップ部品として応用されている(例えば非特許文献 1)。

この種の回折光学格子が、例えば光ディスク用ピックアップ部品として応用される場合は、照明光のレーザパワーを有効に使用するため、高い回折効率が要求される。このように高い回折効率を得るには、回折光学格子の階段構造を多段にする方法が採用されている(例えば特許文献 1)。

例えば、階段状回折構造の階段段数を2、4、6、8段とした場合には、回折効率はそれぞれ40.5%、81.0%、91.2%、94.9%となる。このように階段段数を 多くするほど、回折効率が増加することが知られている(例えば非特許文献2)。

### [0003]

【特許文献1】特開2000-98116号公報

【非特許文献1】回折光学格子入門(発行:オプトロニクス社)

【非特許文献2】精密工学会誌(Vol63, No9, 1997)

#### 【発明の開示】

【発明が解決しようとする課題】

### [0004]

ところで、上述したような階段状回折構造を、従来の半導体プロセスを利用して加工す

20

10

•

30

3(

る場合、段数が多くなるほど、階段状回折構造の最深部の形状を基板にエッチングして形成するのは難しくなってくる。その理由を次に図を示して説明する。

図11は階段状回折構造を有する回折光学格子の一例の理想的な断面形状を示す模式図である。この回折光学格子2は、透明な石英等よりなる基板Sにより形成されており、こでは4段で1組の階段形状4を隣接して複数組形成している。この階段形状4のピッチP1は回折格子の回折角、最深部の深さD1は回折光の波長に対応してそれぞれ決められる。この回折光学格子2の階段形状4は、旋盤などの機械加工方法により形成する方法と、半導体プロセスによって作製する方法の2種類がある。そして、回折光の波長が短波長で、且つ回折角が大きい場合、上記ピッチP1及び深さD1の大きさはミクロンオーダーの値となり、機械加工法では高精度な製造が困難となる。そのため、半導体プロセスを使用した形成方法が一般的に使用されている。図11の例では、4回のエッチングを行って4段の階段を掘り下げ、5値の位相差をもつ階段状回折構造を形成している。

[0005]

上述のように、図11の基板Sとしては石英等の光学材料を使用し、平板状の基板をエッチングした後、所望の形状に切り出して、回折光学格子2として使用する。また基板Sとしてシリコン等の半導体材料を使用して、基板をエッチングして階段形状を得てから、この基板にニッケルめっきなどを厚く施し、それを剥離することで、射出成型用金型を作製する場合もある。この金型により樹脂を射出成型し、樹脂製の回折光学格子を作製することにより大量生産が可能になる。

[0006]

次に図12乃至図15を参照して半導体プロセスを使用した従来の一般的な回折光学格子の形成方法を説明する。ここでは階段部分は最上段から順次下段に向けて形成されて行く。まず第1回目のエッチング工程について説明する。図12(A)に示すように、基板Sはシリコンであり、この基板S上にフォトレジスト6が塗布されている。このフォトレジスト6はフォトマスク8を使用した第1回目の露光によって、パターンが焼き付けられる。ここではポジ型フォトレジストを使用しているので、フォトマスク8の開口部8Aを透過した露光光10は上記フォトレジスト6を露光し、露光部分6Aは現像工程によって溶出する。上記露光光10には、ステッパーなどの一般的な半導体製造装置が使用される

[0007]

図12(B)に現像後の基板及びフォトレジストのパターン形状を示す。上述のように露光部分6Aのフォトレジストは現像によって除去されている。この状態でエッチング工程を行う。エッチングは一般的な半導体プロセスで知られているプラズマ・エッチング方法を使用する。ここで基板Sはシリコンであり、シリコンをプラズマ・エッチングする場合は、プラズマ・エッチング装置に $CHF_3+CF_4$ 等のフッ素系ガスを導入する。このエッチング工程を終了すると、図12(C)のように、フォトレジスト6のパターン形状が、基板Sに転写されるように基板Sがエッチングされる。

エッチング工程終了後、フォトレジスト6を一般的な半導体プロセスであるプラズマなどによるアッシング(灰化)工程により除去する。この時の状態を図12(D)に示し、基板Sがエッチングされて段差11が形成されている。その後基板Sを清浄にする。 【0008】

次に、第2回目のエッチング工程を行う。図13(A)にフォトレジスト6を全面に塗布した状態を示す。この場合のフォトレジスト塗布は、次に説明するようにレジスト厚みにばらつきが生じ、その結果、エッチング形状に悪影響を与えることになる。

図13(B)に、第2回目の露光の説明図を示す。フォトマスク12のパターンは、露光光10によってフォトレジスト6に焼き付けられる。フォトレジスト6の塗布は、フォトレジストの液体を基板S上に滴下し、この基板Sを回転するという、半導体製造工程では一般的なスピンコート法を使用しているため、基板Sの表面に段差がある場合、段差付近でフォトレジスト6の流れが溜まり、フォトレジスト6の膜厚がばらついてしまう。基板Sの段差11の近傍部分でのフォトレジスト6の膜厚H1は、基板段差11より離れた

10

20

40

部分でのフォトレジスト6の膜厚H2よりも2倍程度厚くなっている。その為、フォトレジスト6の膜厚H1の部分では露光量不足が生じ、現像後には図13(C)に示すように、レジスト残り6Bが生じてしまう。

#### [0009]

上記のようにレジスト残り6Bが発生した状態で、第2回目のエッチングを行うと、レジスト残り6Bの形状がそのままエッチングパターンとして転写されてしまい、図13(D)に示すように、本来垂直にエッチングされるべき側壁がS字状に変形して曲面状になってしまい、特に角部16が曲面状になってしまう。第2回目のエッチングを終了したフォトレジスト付き基板Sは、前回の工程と同様に、アッシング(灰化)工程により除去し、基板Sを清浄化する。

#### [0010]

次に第3回目のエッチング工程について図14を用いて説明する。まず、フォトレジスト6を塗布し、図14(A)の形状を得る。次に、図14(B)のようにこのフォトレジスト6にフォトマスク12のパターンを露光光10によって焼き付ける。このフォトレジスト6の厚みは、前回の工程同様、基板Sの段差11でぱらつきが生じる。この段差近傍のフォトレジスト6の厚みH3は段差11から離れた部分の厚みH4の約3倍の厚みとなる。その為、フォトレジスト6の厚みH3の部分では、露光量不足が生じ、現像後は図14(C)のように、レジスト残り6Cが生じる。この状態で、第3回目のエッチングを行うと、レジスト残り6Cの形状がそのままエッチングパターンとして転写され、図14(D)に示すように角部18が曲面状になされてS字状側壁形状となる。図14(D)は、第3回目のエッチングを終了した後に、前回の工程と同様に、フォトレジスト付き基板Sをアッシング(灰化)工程により除去し、基板Sを清浄化した状態を示している。

#### [0011]

次に第4回目のエッチング工程ついて図15を参照して説明する。まず基板Sの表面にフォトレジスト6を塗布して図15(A)に示す形状を得る。次に、図15(B)に示すように、このフォトレジスト6にフォトマスク20のパターンを露光光10によって焼き付ける。このフォトレジスト6の厚みは、前回の工程同様、基板Sの段差11でばらつきが生じる。段差近傍のフォトレジスト6の厚みH5は段差11から離れた部分の厚みH6の約4倍の厚みとなる。その為、フォトレジスト6の厚みH5の部分では、露光量不足が生じ、現像後は図15(C)のように、レジスト残り6Dが生じる。この状態で、第4回目のエッチングを行うと、レジスト残り6Dの形状がそのままエッチングパターンとして転写されてしまい、図15(D)に示すように角部22が曲面状になされてS字状側壁形状となってしまう。

### [0012]

以上のように、従来の工程では、基板Sのエッチングで段差11が生じると、フォトレジスト塗布の工程で、段差11の近傍にフォトレジスト溜まりが生じ、段差11の近傍ではフォトレジスト6の厚みが大きくなり、段差11から離れた部分ではフォトレジスト6の厚みが小さくなる。その為、フォトレジスト6の膜厚のばらつきが生じ、フォトレジスト6の厚みが大きいところでは露光不足となり、現像時にフォトレジスト残り6B~6Dを生じていた。そして、エッチング工程においては、フォトレジスト残り6B~6Dが、エッチングパターンに転写され、本来垂直になるべき側壁がS字状に変形し、結果的に最深部のエッチング形状が設計とは異なる形状となっていた。このエッチング不良傾向は、エッチング段差が大きいほど顕著に現れる。そしてこのような側壁の形状劣化は、回折光学格子の回折効率の悪化を招き、光の利用効率が悪化する、という問題を招来していた。

### [0013]

本発明は、以上のような問題点に着目し、これを有効に解決すべく創案されたものである。本発明の目的は、基板をエッチングして階段状回折構造を形成する際に、形状の劣化を少なくして回折効率の高い回折光学格子の形成方法を提供することにある。

## 【課題を解決するための手段】

## [0014]

10

20

30

[0015]

この場合、請求項 2 に規定するように、前記基板の材料は、S i であり、前記埋め込み層の材料は、S i O  $_2$  である。

【発明の効果】

[0016]

本発明に係る回折光学格子の形成方法によれば、次のように優れた作用効果を発揮することができる。

基板をエッチングして階段状回折構造を形成する際に、形状の劣化を少なくして設計値 通りの寸法に形成でき、もって回折効率の高い回折光学格子を製造することができる。

【発明を実施するための最良の形態】

[0017]

以下に、本発明に係る回折光学格子の形成方法の一実施例を添付図面に基づいて詳述する。

図1乃至図10は回折光学格子の形成方法の各工程を示す図であり、図1は第1工程の流れを示し、図2は第2工程の流れを示し、図3は第3工程の流れを示し、図4は第4工程の流れを示し、図5は第5工程の流れを示し、図6は第6工程の流れを示し、図7は第7工程の流れを示し、図8は第8工程の流れを示し、図9は埋め込み層を除去する工程を示し、図10は最終的に形成された回折光学格子の断面図を示す。尚、図11~図15に示す構成と同一構成部分については同一符号を付してその説明をする。

[0018]

また本発明方法では、図11に示すような設計図通りの5段の理想的な階段状回折構造を有する回折光学格子を形成する場合を例にとって説明する。ここでは階段状回折構造を作製する工程で、4回エッチングを行って、5段構造を得ているが、エッチング回数及び出来上がり段数はこれに限定されるものではない。

本発明方法の概略は、以下の通りである。すなわち、基板をエッチングして階段状回折構造を形成する際、最深部形状をエッチングにより形成後、前記最深部に埋め込み層を形成し、この最深部よりも浅い階段形状をエッチングにより順次作製する。この際、フォトマスクの開口部の一端は、前記埋め込み層上に位置させて埋め込み層上にフォトレジストパターンの一部が跨がるように形成し、エッチング工程終了後に、上記埋め込み層を基板より除去することにより、階段状回折構造を形成する。

[0019]

本実施例の回折光学格子の各部の寸法の一例を下記に示す。この寸法はこれに限定されるものではなく任意に設定できるものである。

基板 S の厚さ: 6 0 0 μ m

基板 S の階段状回折構造ピッチ P 1: 7 μ m

20

10

30

40

10

20

基板 S の階段状回折構造の最深部深さ D 1 :  $5 \mu$  m フォトレジスト 6 の最浅部の厚さ :  $1 \mu$  m

[0020]

<第1工程:階段状回折構造の最深部のエッチング>

まず、階段状回折構造の最深部の階段部となる満をエッチングにより形成する場合について図1を参照して説明する。

図1 (A) に示すように、例えばシリコンウエハよりなる基板S上にフォトレジスト6を塗布し、階段状回折構造の最深部用フォトマスク30のパターンを露光光10によって露光する。図1 (B) に示すように、露光フォトレジスト6を現像することによって光部分が除去されてフォトレジストパターンが形成される。この工程は、半導体製造において周知のフォト・リソグラフィー工法を用いる。図1 (B) で形成されたフォトレジスト・パターンをマスクにして、基板Sをエッチングする。この工程は、半導体製造において周知のプラズマ・エッチングエ法を用いる。例えばプラズマ・エッチング装置に図1 (B) に示すフォトレジスト・パターンが転覧にとで、エッチングを選集と塩素の混合ガス等のエッチング・ガスを流入させてプラズマを発生させることで、エッチンが転写われる。すると図1 (C) に示すように、基板Sにフォトレジスト・パターンが転写われる。すると図1 (C) に示すように、基板S上に残ったフォトレジスト6を酸素)のプラズマ・アッシング工法によって、基板S上に残ったフォトレジスト6を酸素上を清浄にして、図1 (D) に示すような形状を得る。

[0021]

<第2工程:階段状回折構造の最深部の埋め込み>

次に、図2を参照して最深部の溝の埋め込みについて説明する。

上記第1工程で最深部の溝32を形成した基板S上に、埋め込み層を形成する。ここでは、半導体製造等において周知のプラズマCVD(ケミカル・ベーパー・ディポジション)工程によって、埋め込み層に使用するSiO₂ 膜(石英)を堆積させる。例えば、プラズマCVD装置にはTEOS(テトラ・エトキシ・シラン)と酸素の混合ガス等を導入し、装置内を400度程度に加熱することで混合ガスが分解し、図2(A)に示すようにSiO₂ 膜よりなる埋め込み層34を、基板Sの上面全面に堆積する。ここで最深部の溝32内のSiO₂ 膜以外の基板S上の堆積膜は不要なので、これを半導体製造等において周知のCMP(ケミカル・メカニカル・ポリッシング)方法で、図2(B)に示すように基板Sと基板S上の埋め込み層34とが平行になるまで削る。その後、半導体製造等において周知のエッチ・バック方法によって最深部の溝32内の埋め込み層34以外のSiO₂ 膜を除去する。このエッチ・バックは一般的に、CHF3 やCF4 などのフッ 柔系ガスを使用したプラズマ・エッチングによって行い、図2(C)に示すような形状を得る。

[0022]

<第3工程:第1フォトレジストパターンの形成>

次の工程として、最浅部の凹部を形成するための第1フォトレジストパターンを形成する。図3(A)に示すように、略平坦になされた基板Sの表面上にフォトレジスト6を形成し、第1階段部エッチング・パターンに対応したフォトマスク36のパターンを露光光10によって、上記フォトレジスト6に焼き付ける。このときフォトマスク36の開口部の一端36Aを上記第2工程で作製した埋め込み層34上に位置させてある。そして、上記露光後のフォトレジスト6を現像することによって、図3(B)に示すような第1フォトレジストパターン6Wは、上記埋め込み層34の上面の一部と、基板自体の表面の一部とを跨ぐようにして形成されている点である。

[0023]

<第4工程:第1凹部の形成>

次に第4工程で第1凹部を形成する。この第4工程では、上記第1フォトレジストパタ

ーン6Wをマスクにして、半導体製造等において周知のプラズマ・エッチングによって基板Sをエッチングする。この時、エッチングレートが埋め込み層34(SiO₂)よりも基板S(シリコン)の方が大幅に大きいエッチングガスを用いる。これにより、図4(A)に示すように基板Sは、ほぼ垂直にエッチングされ、第L凹部38が形成される。一方、埋め込み層34は第1フォトレジストパターン6Wによって被覆されていない部分に、若干エッチングが進行し、エッジが少し侵食されたような形状となる。次に、この第1フォトレジストパターン6Wは前述のプラズマ・アッシング装置によって除去され、図4(B)に示すように、基板S及び埋め込み層34の表面は清浄になる。

#### [0024]

<第5工程:第2フォトレジストパターンの形成>

次に第5工程として第2のフォトレジストパターンを形成する。まず、図5(A)に示すように、基板S及び埋め込み層34の上面全面に、フォトレジスト6を塗布する。次に図5(B)に示すように次の第2階段部エッチング・パターンに対応したフォトマスク40のパターンを露光光10によって、上記フォトレジスト6に焼き付ける。このときフォトマスク40の開口部の一端40Aは、上記第2工程で作製した埋め込み層34上に位置させてある。そして、上記露光後のフォトレジスト6を現像することによって、図5(C)に示すような第2フォトレジストパターン6Xを得る。この場合にも、上記第2フォトレジストパターン6Xは、埋め込み層34の上面の一部と基板自体の上面の一部を跨ぐように形成されている。

#### [0025]

<第6工程:第2凹部の形成>

次に第6工程として、図6に示すように上記第2フォトレジストパターン6Xをマスクにして、半導体製造等において周知のプラズマ・エッチングによって基板Sをエッチングし、第2凹部44が形成される。この場合、基板Sは、ほぼ垂直にエッチングされる。そして、埋め込み層34は第2フォトレジストパターン6Xによって被覆されていない部分に、若干エッチングが進行し、エッジが少し侵食されたような形状となっている。

### [0026]

<第7工程:第1階段部及び複数の階段部の形成>

次に第7工程として、上記第2フォトレジストパターン6Xは前述のプラズマ・アッシング装置によって除去されることによって、図7に示すように、基板Sの表面に第1階段部46が形成されると共に、基板S及び埋め込み層34の表面は清浄になる。

更に、前述した所定の各工程を繰り返すことにより第1階段部以降の複数の階段部を形成する。まず、図8(A)に示すように、基板S及び埋め込み層34の上面全面に、フォトレジスト6を塗布する。次に図8(B)に示すように次段のエッチング・パターンを露光光10によって、上記フォトレジスト6に焼きける。このときフォトマスク48の開口部の一端48Aは、上記第2工程で作製する。とによって、図8(C)に示すような次段(第3)フォトレジスト6を現像する。とによって、図8(C)に示すような次段(第3)フォトレジストパターン6Yをマスクにして、半導体製造等において周知のプラズマ・エッチングによって基板Sをエッチングする。これにより、図8(D)に示すようによって、埋め込み層34はフォトレジストパターン6Yは前述のプラズマ、上記を形状となる。そして、このフォトレジストパターン6Yは前述のプラズマ・アッシング装置によって除去され、基板S及び埋め込み層34の表面は清浄になる(図示省略)

# [0027]

<第8工程:埋め込み層の除去>

上記第7工程を終了した段階で、図9に示すように階段状にエッチングされた基板Sの中に、埋め込み層34が残存する。次にこの埋め込み層34を半導体製造等において周知のウェット・エッチングによって除去する。具体的には、フッ酸(HF)水溶液等に、シ

10

20

30

40

リコンよりなる基板Sを浸漬することにより、SiO₂ の埋め込み腐34を選択的にエ ッチング除去し、この結果、図10に示すように、最終的に階段状回折構造の形成された 回折光学格子50を得る。図10に示す構造から明らかなように、階段状回折構造の形状 は従来の構造(図15(D)参照)と比較して劣化がほとんどなく、図11に示す構造と 同様な理想的な形状となっている。

### [0028]

このように、本発明方法によれば、階段状エッチングを設計値に従って形状劣化を少な く行うことができ、回折効率の劣化を少なくできる。また本発明方法では、基板Sとして シリコンウエハをエッチングして階段状回折構造を作製しているが、このシリコン基板に ニッケルめっきを厚く施した後、これを剥離し、金型として樹脂成型に使用し、樹脂製の 回折光学格子の大量生産を行うことができる。

またシリコン基板を用いる代わりに、SiO。 基板を使用し、この基板をエッチング して、階段状回折構造を作成し、そのままこれを回折光学格子として使用することも可能 である。そして、上記SiO。 基板を使用する場合は、埋め込み層34には、タングス テンなどの金属材料を使用することが可能である。このSi〇2 基板のエッチングには 、前記の半導体製造等において周知のプラズマ・エッチングを使用する。また埋め込み層 3 4 にタングステンを使用する場合は、半導体製造等において周知のプラズマ C V D (ケ ミカル・ペーパー・ディポジション)法を使用しWF6 等のガスを導入ガスとして使用 してタングステン膜を堆積することができる。またタングステンをエッチングする場合は 、半導体製造等において周知のプラズマ・エッチング工程により、SF6 と〇2 の混合 20 ガスを導入ガスとして使用し、タングステン膜をエッチングすることができる。

# [0029]

【図面の簡単な説明】.

- 【図1】回折光学格子の形成方法の各工程を示す図である。
- 【図2】回折光学格子の形成方法の各工程を示す図である。
- 【図3】回折光学格子の形成方法の各工程を示す図である。
- 【図4】回折光学格子の形成方法の各工程を示す図である。
- 【図5】回折光学格子の形成方法の各工程を示す図である。
- 【図6】回折光学格子の形成方法の各工程を示す図である。
- 【図7】回折光学格子の形成方法の各工程を示す図である。
- 【図8】回折光学格子の形成方法の各工程を示す図である。
- 【図9】回折光学格子の形成方法の各工程を示す図である。
- 【図10】回折光学格子の形成方法の各工程を示す図である。
- 【図11】階段状回折構造を有する回折光学格子の一例の理想的な断面形状を示す模式図 である。
- 【図12】半導体プロセスを使用した従来の一般的な回折光学格子の形成方法を説明する 工程図である。
- 【図13】半導体プロセスを使用した従来の一般的な回折光学格子の形成方法を説明する 工程図である。
- 【図14】半導体プロセスを使用した従来の一般的な回折光学格子の形成方法を説明する 工程図である。
- 【図15】半導体プロセスを使用した従来の一般的な回折光学格子の形成方法を説明する 工程図である。


# 【符号の説明】


### [0030]


6 ··· フォトレジスト、 6 W ··· 第 1 フォトレジストパターン、 6 X ··· 第 2 フォトレジスト パターン、6 Y … 第 3 フォトレジストパターン、1 0 … 露光光、 3 0 . 3 6 . 4 0 . 4 8 …フォトマスク、32…満、34…埋め込み層、38…第1凹部、44…第2凹部、50 … 回折光学格子、S…基板。


10

50









フロントページの続き

【要約の続き】

DERWENT-ACC-NO: 2006-023419

DERWENT-WEEK: 200603

COPYRIGHT 2008 DERWENT INFORMATION LTD

TITLE: Diffractive optical grating

formation method for optical

disk, involves etching embedded layer formed in grooves formed in

step shape in substrate,

completely by repeatedly forming and dry-etching photoresist layer

INVENTOR: YOKOCHI Y

PATENT-ASSIGNEE: VICTOR CO. OF JAPAN [VICO]

PRIORITY-DATA: 2004JP-152231 (May 21, 2004)

PATENT-FAMILY:

PUB-NO PUB-DATE LANGUAGE

JP 2005331869 A December 2, 2005 JA

## APPLICATION-DATA:

PUB-NO	APPL-DESCRIPTOR	APPL-NO	APPL- DATE
JP2005331869A	N/A	2004JP-	May
		152231	21,
			2004

# INT-CL-CURRENT:

TYPE	IPC DATE
CIPP	G02B5/18 20060101
CIPS	G03F7/20 20060101
CIPS	G11B7/135 20060101
CIPS	G11B7/22 20060101
CIPS	H01L21/027 20060101

ABSTRACTED-PUB-NO: JP 2005331869 A

### **BASIC-ABSTRACT:**

NOVELTY - An embedded layer is formed in grooves (32) formed in step shape in substrate (S), over which a photoresist layer (6) is formed. The photoresist layer is dry-etched by using etching gas to form concave portion in which another photoresist layer is formed and subjected to dry-etching to form another concave portion. The embedded layer is etched completely by repeatedly forming and dry-etching photoresist layer.

USE - For forming diffractive optical grating used as pick-up component for optical disk and used for optical communication, using semiconductor ultrafine processing technology.

ADVANTAGE - The diffractive optical grating with high diffraction efficiency is obtained.

DESCRIPTION OF DRAWING(S) - The figure shows a sectional view illustrating the formation method of diffractive optical grating. (Drawing includes non-English language text).

photoresist layer (6)

exposure light (10)

photomask (30)

groove (32)

substrate (S)

# **EQUIVALENT-ABSTRACTS:**

## INORGANIC CHEMISTRY

The substrate comprises material such as silicon and the embedding layer comprises SiO2.

# ORGANIC CHEMISTRY

The substrate comprises material such as silicon and the embedding layer comprises SiO2.

CHOSEN-DRAWING: Dwg.1/15

TITLE-TERMS: DIFFRACTED OPTICAL GRATING

FORMATION METHOD DISC ETCH EMBED LAYER FORMING GROOVE STEP SHAPE SUBSTRATE COMPLETE REPEAT DRY

**PHOTORESIST** 

DERWENT-CLASS: LO3 P81 P84 T03

CPI-CODES: L03-G02D; L04-C06B1; L04-C07B;

**EPI-CODES:** T03-B02B7G; T03-B10A;

# SECONDARY-ACC-NO:

CPI Secondary Accession Numbers: 2006-007873

Non-CPI Secondary Accession Numbers: 2006-020334